DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv. 5382116

Basic Patent (No, Kind, Date): JP 61005578 A2 860111 <No. of Patents: 001>

THIN FILM TRANSISTOR (English) Patent Assignee: NIPPON ELECTRIC CO Author (Inventor): KANEKO SETSUO IPC: *H01L-029/78; H01L-027/12 Derwent WPI Acc No: *C 86-052075; JAPIO Reference No: *100141E000163;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 61005578 A2 860111 JP 84126112 Α 840619 (BASIC)

Priority Data (No,Kind,Date): JP 84126112 A 840619 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

01791478 **Image available**

THIN FILM TRANSISTOR

PUB. NO.:

61-005578 [JP 61005578 A]

PUBLISHED:

January 11, 1986 (19860111)

INVENTOR(s): KANEKO SETSUO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

59-126112 [JP 84126112]

FILED:

June 19, 1984 (19840619)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 406, Vol. 10, No. 141, Pg. 163, May

24, 1986 (19860524)

ABSTRACT

PURPOSE: To obtain a thin film transistor having a high OFF-state resistance by a method wherein a semiconductor layer containing an amorphous silicon layer comprising elements of at least more than one kind of oxygen, nitrogen and carbon as its principal component is provided. CONSTITUTION: A chrome electrode 2, which is a gate metal film, is vacuumevaporated on a glass substrate 1 and a silicon nitride layer 3 is formed. An N(sup -) type amorphous silicon layer 4 is formed by decomposing silane according to glow discharge, an N(sup -) type amorphous Si(sub x)C(sub 1-x) (x=0.05) layer 5 is formed by decomposing mixed gas of silane and methane according to glow discharge and an N(sup +) type amorphous silicon layer 6 is formed by decomposing mixed gas of silane and phosphine according to glow discharge. A source electrode 7 and a drain electrode 8 are formed. By providing the amorphous silicon layer comprising more than 1% and less than 70% of carbon, nitrogen or oxygen, this thin film transistor can be made to hold a sufficient resistivity even when the resistivity of the surface is lowered due to dry etching, contamination and so forth.

母公開特許公報(A) 昭61-5578

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)1月11日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 薄膜トランジスタ

②特 顧 昭59-126112 ②出 顧 昭59(1984)6月19日

@発明者 金子 節 夫

東京都港区芝5丁目33番1号 日本電気株式会社内

切出 顧 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代理人 弁理士内原 晋

朔 細 書

発明の名称 寒酸トランジスタ

特許請求の範囲

Ì

絶録性基板上にゲート全属、ゲート絶縁膜、非晶質シリコンを基体とした半導体層、オーミック層、ソース・ドレイン電極からなる積層構造薄膜トランジスタにおいて、前記半導体層の1部に1 多以上70多未満の炭素、窒素又は酸素の少なくとも一つ以上の原素を含ませてなることを特徴とする薄膜トランジスタ。

発明の詳細な説明

(産業上の利用分野)

本特許は非晶質シリコンを用いた薄膜トランジスタ特に OFF 抵抗の高い非晶質シリコンを用いた薄膜トランジスタに関する。

(従来技術とその問題点)

最近、パーソナルコンピュータや各種情報処理

機器を小型化することが望まれている。この中で 最も小型化しにくいものの1 つにディスプレイが あげられる。現在ディスプレイの大部分は CRT であるが、CRTは真空中で電子線を電界等で倒 御して螢光体に照射し発光させるため、電子譲を 走査する部分だけ装置が厚くなり、小型化が困難 である。ディスプレイを小型化にすることを目的 とした液晶を用いた薄型のディスプレイの開発が 注目されている。この液晶ディスプレイは電極が 付いた2枚のガラス板の間に10ミクロン厚程度の 液晶をはさみ、2枚のガラス板についた走査電極 によって液晶に電界を印加し、液晶の動きを制御 するために、真空中の電子の走向を制御するCRT と比較して薄いディスプレイが可能になる。しか し、液晶を動作させる場合、例えば電圧平均化法 では単純なXYマトリクス動作では絵素数が増加 した時コントラストが低下する問題があった。と のコントラストの低下を解決する方法として薄膜 トランジスタを用いたアクディブマドリクス動作 法が研究されている。でとで用いられる薄膜材料

には多結晶 Si やテルル、非晶質シリコンなどを用いたものがあるが、低温プロセスで低価格の基板が使えることや安定で量産しやすいという特象を有する非晶質シリコンが最も適している。

従来の薄膜トランジスタは第1図にその構造を示す様にゲート金属が付いたガラス等の絶縁性基 板上にプラズマ CVD 法を用いて例えば窒化シリコン層、 n⁻非晶質シリコン層、りん等を0.1~ 1 まドープした n⁺ 非晶質シリコン層を形成し、 その後ソース・ドレイン電極を形成した後、ゲート金属上の n⁺ 非晶質シリコン層をエッチングして で薄膜トランジスタを作製していた。また最後に 表面の安定化を計るためや速光膜を設置するため に強化シリコン等のパッシベーション用絶縁層を 形成する。しかし、との n+ 非晶質シリコン層を エッチングする工程や強化シリコン等のペッシベ ーション膜を形成する時に n⁻ 非晶質シリコン層 表面の抵抗値が減少し、薄膜トランジスタの OPP 抵抗が小さくなり、平面ディスプレイにした時に 画像欠陥となって歩どまり低下の原因となっていた。

(発明の目的)

本発明はこのような従来の欠点を除去せしめて OFP 抵抗の高い薄膜トランジスタを提供することにある。

(発明の構成)

本発明によれば絶縁性基板上にゲート金属、ゲート絶縁膜非晶質シリコンを基体とした半導体層とオーミック層、ソース・ドレイン電極からなる機層構造薄膜トランジスタにおいて的配半導体層の1部に19以上70%未満の炭梁、窒素及び酸素の少なくども一つ以上の元素を含ませてなることを特徴とする薄膜トランジスタが得られる。

(発明の歓要)

()

本発明は上述の構成をとることにより従来のよ うな薄膜トランジスタの OFF 抵抗が小さくなる ことを解決した。すなわち従来構造における OFP 抵抗低下の原因は抵抗率10°~10° aca の n- 非晶 質シリコン層がドライエッチング時のプラズマ損 傷を受けることや表面汚染によって抵抗率が1桁 から 2 桁程度小さくなってしまったことと考えら れるが、本発明では n 非晶質シリコン層内に抵 抗率の大きい酸素、窒素や炭素の少なくとも1つ 以上の元素を含んだ非晶質シリコン合金を設ける ことによりドライエッチングや汚染等により表面 の抵抗率が小さくなったとしても十分な抵抗率を 保持させることができるようにした。この時、上 記元素は1.5以上の農産で非晶質シリコン内に混 入させることが抵抗率を高める上で必要であり、 デバイス動作時のキャリアの走向を考慮すると70 ★以下の機度で非品質シリコンとの合金化をおさ える必要がある。このようにすることにより、薄 膜トランジスタの OFF 抵抗を安定的に大きくす

るととができ、存膜トランジスタを多数使用したディスプレイの歩どまりを向上させるととができる。また別の効果として、上配元素が含まれている非晶質シリコンはエッチング速度差を利用して特一性良く n⁺ 非晶質シリコン層をエッチングすることができる。これは OFP 抵抗の高い薄膜トランジスタが再現性良く得られるもう一つの理由である。

本発明においては、 n 非晶質シリコン層に炭素、窒素又は酸素を含んだ非晶質シリコン層を設けることで OFF 抵抗の高い薄膜トランジスタを 得ることができる。

(夹施例)

以下、本発明の実施例について図面を参照して 説明する。第2図は本発明の実施例を示す断面図 である。ガラス基板1上にゲート金属であるクロ ム電框2を1000Å 真空蒸着し、フォトリソグラ フィにより幅20μmに加工する。続いてシランガ スとアンモニアガスの混合ガスをプラズマ CVD

装置を用いグロー放電分解して窒化シリコン層3 を 3000 A 形成し、次にシランガスのグロー放電 分解により □ 非晶質シリコン層 4 を 1000 Å 、 シランガスにメタンガスを40多混合したガスをグ ロー放電分解して n = 非品質 Si _x C_{1-x} (x ≃ 0.05) · 屠 5 を 1500 Å、シランにホスフィンを 1000 脾 風合したガスをグロー放電分解して a⁺ 非晶質シ リコン暦 6 を 500 ☆形成する。つぎにソース・ド レイン電振1であるモリブアンを 2000 A 形成し、 CP。を用いたドライエッチングにより、ゲート長 が 109 #邢、ゲート展が10 #邢 になるようにソー ス・ドレイン電極および ロ+ 非品質シリコンをエ ッチングし、トランジスタ構造とする。さらに袋 面安定のために急化シリコン等の絶象物をパッシ ペーション膜として被援する。とこでは非晶質シ リコンの高抵抗化に炭素元素を混入する方法とし てシランとメタンの混合ガスを用いているが、他 の炭素を含むガス例えばエタン・プロパン等のガ スを原料ガスとして用いたとしても有効に作用す る。また酸素、あるいは窒素を非晶質シリコン内

に混合する場合には、酸素ガス、炭酸ガス、N₂O ガス、NO₂ ガスあるいは窒素ガス、アンモニアガ スを原料ガスとして用いれば良い。

(発明の効果)

この薄膜トランジスタを用いて128×64素子の
該最駆動用薄膜トランジスタアレイを試作してその
の静性を評価した。その結果ゲート電圧15 V。
ソース・ドレイン間電圧15 Vでの平均 ON 電流は
1.2×10⁻⁵ A、平均 OFP 電流は 1.6×10⁻¹¹ Aで
あり、画像欠陥の最れのある 1×10⁻¹⁰ A以上の
OFF 電流が流れる素子は全体の 0.5 が 以下にお
さえることができた。これに対し、従来の薄膜トランジスタを用いた場合には平均 ON 電流 3.4×
10⁻⁵ A、平均 OFF 電流 2.3×10⁻¹¹ Aであり、平
均的な ON OFF 比は十分あるものの、OFF 電流
10⁻¹⁰ A以上の業子が全体の 4 が含まれていた。このように本発明によって OFF 電流の小さい薄膜トランジスタを安定的に製造できることが明らかになった。

図面の簡単な復興。

()

第1図は従来の薄膜トランジスタの断面図、第 2図は本発明の一実施例を説明するための薄膜ト ランジスタの断面図である。

代理人 弁理土 内 原 晋



